IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takahiro NAKAMOTO			GAU:	
SERIAL NO: New Application			EXAMINER:	
FILED:	Herewith			
FOR:	FIELD EFFECT TRANSI	ISTOR		•
REQUEST FOR PRIORITY				
	ONER FOR PATENTS IA, VIRGINIA 22313	•		
	fit of the filing date of U.S s of 35 U.S.C. §120.	S. Application Serial Number	, filed	, is claimed pursuant to the
☐ Full bene §119(e) :		U.S. Provisional Application(s) Application No.		pursuant to the provisions of 35 U.S.C. Filed
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.				
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:				
COUNTRY Japan		APPLICATION NUMBER 2003-121386		MONTH/DAY/YEAR April 25, 2003
Certified copies of the corresponding Convention Application(s) are submitted herewith will be submitted prior to payment of the Final Fee were filed in prior application Serial No. filed were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and (B) Application Serial No.(s) are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
			Respectfu	lly Submitted,
				SPIVAK, McCLELLAND, & NEUSTADT, P.C.
Chm Mortan				
Customer Number			Marvin J. Spivak Registration No. 24,913	
22850 Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)			C	. Irvin McClelland ration Number 21,124

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 4月25日

出 願 番 号 Application Number:

特願2003-121386

[ST. 10/C]:

Applicant(s):

[JP2003-121386]

出 願 人

三菱電機株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 2月 4日

今井原



【書類名】

特許願

【整理番号】

546115JP01

【提出日】

平成15年 4月25日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 31/0248

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

中本 隆博

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100082175

【弁理士】

【氏名又は名称】

高田 守

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100066991

【弁理士】

【氏名又は名称】

葛野 信一

【電話番号】

03-5379-3088

【選任した代理人】

【識別番号】

100106150

【弁理士】

【氏名又は名称】

高橋 英樹

【電話番号】

03-5379-3088

【手数料の表示】

【予納台帳番号】 049397

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要 【書類名】 明細書

【発明の名称】 電界効果トランジスタ

【特許請求の範囲】

【請求項1】 半絶縁性の半導体基板と、

この半導体基板上に配設された半導体層構造であって、上記半導体基板上にこの半導体基板側から順次配設されたノンドープの第1化合物半導体層、1×10 17 cm⁻³から1×10¹⁸ cm⁻³の不純物ドーピング濃度と1 nmから10 nmの層厚みとを有するとともに第1化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するn型の第2化合物半導体層、および第2化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するn型の第3化合物半導体層を有した半導体層構造と、

この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに 対向し上記半導体層構造上に配設されたソース電極及びドレイン電極と、 を備えた電界効果トランジスタ。

【請求項2】 第1化合物半導体層をAlGaAsにより、第2化合物半導体層をAlGaAsにより、第3化合物半導体層をGaAsにより形成したことを特徴とする請求項1記載の電界効果トランジスタ。

【請求項3】 半導体層構造が第3化合物半導体層上に第3化合物半導体層の伝導帯下端のエネルギーレベルを越える伝導帯下端のエネルギーレベルを有する第4化合物半導体層をさらに備えたことを特徴とする請求項1または2記載の電界効果トランジスタ。

【請求項4】 第4化合物半導体層をAIGaAsにより形成したことを特徴とする請求項3記載の電界効果トランジスタ。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

この発明は、電界効果トランジスタに係り、特に移動体通信基地局や人工衛星 などの高出力用増幅器に使用される電界効果トランジスタに関するものである。

[0002]

【従来の技術】

最近の携帯端末機、例えば携帯電話の開発においては、単に小型軽量化のみならず、伝達される音声の音質などが重要なポイントとなっている。音質の向上には歪みの少ない信号を伝達することが必要である。このための一つの重要項目は、移動体通信基地局などの高出力電力増幅器において利得に加えて増幅特性の歪みの少ないことが重要である。同様に衛星通信などに用いる人工衛星搭載の高出力増幅器は、単に軽量で利得が大きいことだけではなく、その増幅特性において歪みの少ないことが要求されるようになっている。

[0003]

これらの高出力電力増幅器においては、その高速性と相俟って化合物半導体を用いた電界効果トランジスタが多く使用されている。例えばGaAsチャンネルを用いたMESFET (MEtal Semiconductor FET) が広く用いられている。

GaAsを用いたMESFETの公知例としては、層厚が700nmのアンドープGaAs層の上に、層厚が200nmのアンドープA10.3Ga0.7As層のバッファ層を設け、この上にリセスを有する層厚が50nmで、ドーピング濃度が $4\times10^{18}cm^{-3}$ のSiドープのGaAsチャンネル層(activelayer)を有する積層構造を用い、ゲート長を $40nm\sim300nm$ のMESFETを構成する例が記載されている。(例えば、非特許文献 1048 頁 左欄 参照)

[0004]

【発明が解決しようとする課題】

従来のMESFETは、n-GaAsチャンネル層に密接して、n-GaAsチャンネル層よりも伝導体のエネルギーレベルの高いアンドープAlGaAs層のバッファ層を設けている。この構成により、一応n-GaAsチャンネル層中の電子がバッファ層に拡散することによってn-GaAsチャンネル層とバッファ層との界面付近における電子分布が拡がることを防ぎ、相互コンダクタンス(gm)やドレインコンダクタンス(gd)の劣化を防いでいる。

[0005]

しかしながら、この構成ではn-G a A s F ャンネル層中の層の厚み方向の電子分布は単に平坦な分布を示すだけである。このために、ゲート電極に負電圧のバイアスを印加してn-G a A s F ャンネル層に空乏層を拡げる場合に、負電圧のバイアスの絶対値が小さい場合には、空乏層が比較的小さく電子の移動には特に問題はない。しかし負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍になると、相互コンダクタンス(g m)の線形性の劣化や、ドレインコンダクタンス(g d)の劣化が発生するという問題点があった。

なお相互コンダクタンス (gm) の線形性を確保するために、チャンネル層と バッファ層との境界近傍であってチャンネル層側の電子密度を高くすることが有 効であることはすでに指摘されている。(非特許文献 2 602 頁左欄 参照)

[0006]

【非特許文献1】

James A. Adams et Al., "Short-Channel Effects and Drain-Induced Barrier Lowering in Nanometer -Scale GaAs MESFET's", IEEE TRANSACTIONS ON ELEC TRON DEVICES, VOL. 40, NO. 6, JUNE 1993, pp.1047-1052

【非特許文献2】

R.E. WILLIAMS et Al., "Graded Channel FET's : Improved Linearity and Noi se Figure", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. ED-25, NO. 6, J UNE 1978, pp. 600-605

$[0\ 0\ 0\ 7]$

この発明は上記の問題点を解消するためになされたもので、第1の目的は、ピンチオフ近傍となるゲートバイアスを印加した場合においても、相互コンダクタンス (gm)の線形性の劣化が抑制され、またドレインコンダクタンス (gd)の良好な電界効果トランジスタを構成することである。

[0008]

【課題を解決するための手段】

この発明に係る電界効果トランジスタは、半絶縁性の半導体基板と、この半導体基板上に配設された半導体層構造であって、半導体基板上にこの半導体基板側から順次配設されたノンドープの第1化合物半導体層、1×10¹⁷ c m⁻³ か

ら1×10¹⁸ cm⁻³ の不純物ドーピング濃度と1 nmから10 nmの層厚みとを有するとともに第1化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するn型の第2化合物半導体層、および第2化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するn型の第3化合物半導体層を有した半導体層構造と、この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたソース電極及びドレイン電極と、を備えたもので、この構成により第2化合物半導体層が完全に空乏化され、第2化合物半導体層の電子が第2化合物半導体層と第3化合物半導体層との界面近傍であって第3化合物半導体層側に拡散し、第3化合物半導体層における第2化合物半導体層との界面近傍の電子濃度分布が高くなる。

[0009]

【発明の実施の形態】

以下の発明の実施の形態においては、電界効果トランジスタの一例としてME SFETを用いて説明する。

実施の形態1.

図1はこの発明の一実施の形態に係る電界効果トランジスタの断面図である。

図1において、このMESTET10は半絶縁性の半導体基板としての半絶縁性のGaAs基板12を用いて、このGaAs基板12上にノンドープの第1化合物半導体層としてのノンドープのAlGaAsのバッファ層14(以下、ノンドープであることを"iー"、n導電型であることを"nー"と表記する。)が配設されている。バッファ層14の層厚Tbは10~500nm程度である。このバッファ層14の上に第2化合物半導体層としてのnーAlGaAsからなる電子供給層16が配設されている。

[0 0 1 0]

電子供給層16は、ドーピング不純物をSiとし、不純物ドーピング濃度Nd e は $1 \times 10^{17} \sim 1 \times 10^{18}$ c m $^{-3}$ (以下、例えば 1×10^{17} を 1E1 7と表記する。)、さらに望ましくは $1.5E17 \sim 5E17$ c m $^{-3}$ とし、層 厚 Te を 1 n m ~ 10 n m 程度にしたものである。

[0011]

バッファ層 14 と電子供給層 16 とチャンネル層 18 に関して、バッファ層 14 の伝導帯下端のエネルギーレベルを 16 の伝導帯下端のエネルギーレベルを 16 の伝導帯下端のエネルギーレベルを 18 の伝導帯下端のエネルギーレベルを 18 の伝導帯下端のエネルギーレベルを 18 の伝導帯下端のエネルギーレベルを 18 の伝導帯下端のエネルギー

$$Ec(b) \ge Ec(e) > Ec(c) \cdot \cdot \cdot \cdot \cdot (1)$$

の関係が必要である。

また電子供給層 1 6 は完全に空乏化されることが必要であり、不純物ドーピング濃度に関しては

$$N d e \ge N d c \cdot \cdot \cdot \cdot (2)$$

であり、層厚に関しては、

Tb,
$$Tc > Te \cdot \cdot \cdot \cdot (3)$$

であることが必要である。

$[0\ 0\ 1\ 2]$

またバッファ層14と電子供給層16とは、この実施の形態ではともにA1G aAsを用いているが、バッファ層14Alの組成比は電子供給層16のAl組成比と同等であるか或いはそれより大きくされている。すなわちバッファ層14の伝導帯下端のエネルギーレベルは電子供給層16と同等か或いは大きく設定されている。

このバッファ層 1 4、電子供給層 1 6、及びチャンネル層 1 8 とから半導体構造としての半導体積層構造 2 0 が形成されている。

半導体積層構造20のチャンネル層18の表面上にゲート電極22がショット キ接合され、ゲート電極22を間に介在させてゲート電極の両側に、チャンネル 層18の表面に配設したコンタクト層24を配設し、このコンタクト層24を介 し半導体積層構造20のチャンネル層18の表面上にソース電極26及びドレイ ン電極28がオーミック接合されている。

コンタクト層24はドーピング不純物をSiとし高濃度にドーピングしたGa Asで形成されている。

[0013]

このMESFET10の製造方法の概略は次のとおりである。

半絶縁性のGaAs基板12の上に、例えばMOCVDなどにより、バッファ層14としてのi-AlGaAs層、電子供給層16としてのn-AlGaAs層、チャンネル層18としてのn-GaAs層を順次積層して半導体積層構造20 を形成し、さらに半導体積層構造20 の上にコンタクト層24としてのn-GaAs を形成する。

次に、ゲート電極22を配設するためにチャンネル層18を露呈した開口を形成するために、コンタクト層24をエッチングする。

次いで、露呈した開口を介して、ゲート電極22をチャンネル層18の露呈面に蒸着し、次いでゲート電極22を介して互いに対向するようにコンタクト層24上にソース電極26及びドレイン電極28を形成する。

[0014]

図2はこの発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。

図2において、縦軸は電子濃度、横軸はゲート電極からの距離である。半導体積層構造20においては、チャンネル層18が電子供給層16を介してバッファ層14と隣接している。チャンネル層18はn-GaAsにより形成され、この実施の形態では、バッファ層14は電子供給層16のAl組成比と同等であるAl組成比のAlGaAsで形成されている。したがってチャンネル層18の伝導帯下端のエネルギーレベルは電子供給層16やバッファ層14の伝導帯下端のエネルギーレベルは電子供給層16やバッファ層14の伝導帯下端のエネルギーレベルは電子供給層16やバッファ層14の伝導帯下端のエネルギーレベルより低いために、バッファ層14の電子濃度は極めて小さく、チャンネル層18の電子濃度は所定の高さにほぼ均一に分布する。

[0015]

さらにチャンネル層18とバッファ層14とが電子供給層16を介してバッファ層14と隣接している。電子供給層16は、不純物ドーピング濃度Ndeを1

E17~1E18cm³とし、層厚Teを1nm~10nm程度にしたものであるので、電子供給層16の電子はバンドギャップの小さい隣接するチャンネル層18に拡散し、この電子供給層16は完全に空乏化する。この結果、電子供給層16との界面近傍においてチャンネル層18の電子濃度が高くなる。この部分が図2のグラフにおいて円で囲んだA部である。

[0016]

このMESFET10を増幅回路として使用する場合には、例えばソース電極26を接地し、ソース電極26とドレイン電極28との間でドレイン電極28に 負電圧のバイアスを印加し、ソース電極26とゲート電極22との間で、ゲート電極22に負電圧のバイアスを印加する。

このとき、ゲート電圧の絶対値が小さいときには、チャンネル層18に形成される空乏領域が小さいために、電子の移動は容易に行われる。しかし負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍になると、チャンネルの隙間が狭くなる。

$[0\ 0\ 1\ 7]$

従来のMESFETでは、バッファ層近傍のチャンネル層においてもチャンネル層の他の部分においても電子濃度が均一であるから、ピンチオフ近傍になると、相互コンダクタンス(gm)の線形性の劣化や、ドレインコンダクタンス(gd)の劣化が発生していた。

しかしこの発明に係るMESFET10においては、図2のA部に示すように 、電子供給層16の電子がチャンネル層18に拡散するために、電子供給層16 近傍のチャンネル層18の電子濃度が高められている。

[0018]

したがって、ピンチオフ近傍のバイアス電圧の領域においても、相互コンダクタンス(gm)の線形性の劣化が抑制され、またドレインコンダクタンス(gd)の良好な値を得ることができる。

延いては電子供給層 1 6 をチャンネル層 1 8 とバッファ層 1 4 との間に付加するという簡単な構成で、増幅特性がよく歪みの少ない高出力増幅器を安価に提供することができる。

[0019]

変形例1

図3はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの 断面図である。図3において、図1と同じ符号は同じものか相当のものである。 また以下の各図においても同様である。

図3において、MESFET30が図1のMESFET10と相違するところは、MESFET30がMESFET10のn-GaAsのチャンネル層18に替えて、n-InGaAsのチャンネル層32を使用したもので、他の構成は同じである。

[0020]

n-InGaAsのチャンネル層 32を使用した場合でも、チャンネル層 32は、層厚Tcが $10\sim50$ nm、ドーピング不純物をSiとし、不純物ドーピング濃度は $5E16\sim1E18c$ m-3程度である。

このため、式(1)、式(2)、式(3)の関係が満足されている。

このMESFET30においては、チャンネル層32に使用したInGaAsはGaAsに比較して電子移動度が高くなる。したがってコンダクタンス(gm)が大きくなることにより、利得が大きくなる。

[0021]

変形例 2

図4はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。

図4において、MESFET36が図1のMESFET10と相違するところは、MESFET36が、電子供給層16のAlGaAsのAl組成比xを $x \ge 0$. 27とするとともに、MESFET10のn-GaAsのチャンネル層18に替えて、n-In0.5Ga0.5Pのチャンネル層38を使用したもので、他の構成は同じである。

[0022]

n-I n0.5G a0.5P のチャンネル層 3 8 を使用した場合でも、チャンネル層 3 8 は、層厚T c が 1 0 \sim 5 0 n m、ドーピング不純物をS i とし、不純物ドー

ピング濃度は5E16~1E18cm $^{-3}$ 程度である。

このため、MESFET36の構成においても式(1)、式(2)、式(3)の関係が満足されている。

MESFET36では、In0.5Ga0.5Pはバンドギャップが大きく、臨界破壊耐圧が高くなるので、高電圧動作に適した電界効果トランジスタを構成することができる。

[0023]

変形例3

図5はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの 断面図である。

図5において、MESFET40が図1のMESFET10と相違するところは、MESFET40が、バッファ層14のAlGaAsのAl組成比xを $x \ge 0$. 27とするとともに、MESFET10のn-AlGaAsの電子供給層16に替えて、n-In0.5Ga0.5Pの電子供給層42を使用したもので、他の構成は同じである。

[0024]

電子供給層 $4 \ 2$ はドーピング不純物を $S \ i$ とし、不純物ドーピング濃度 $N \ d \ e$ は $1 \ E \ 1 \ 7 \sim 1 \ E \ 1 \ 8 \ c \ m^{-3}$ 、さらに望ましくは $1 \ . \ 5 \ E \ 1 \ 7 \sim 5 \ E \ 1 \ 7 \ と$ し、層厚 $T \ e \ e \ 1 \ n \ m \sim 1 \ 0 \ n \ m$ 程度にしたものである。

このため、MESFET40の構成においても式(1)、式(2)、式(3)の関係が満足されている。

このMESFET40においては、電子供給層42に使用したIn0.5Ga0.5 PはDXセンターがないので、電子の供給が安定し、動作時の不安定性がない。 したがって信頼性の高い電界効果トランジスタを構成することができる。

[0025]

変形例4

図6はこの発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。

図6において、MESFET46が図1のMESFET10と相違するところは、MESFET46が、MESFET10のn-AlGaAsの電子供給層16に替えて、n-In0.52Al0.48Pの電子供給層48を使用したもので、他の構成は同じである。

[0026]

電子供給層 48 はドーピング不純物をSi とし、不純物ドーピング濃度Nde は $1E17\sim1E18$ c m^{-3} 、さらに望ましくは $1.5E17\sim5E17$ とし、層厚 Te を 1 n m \sim 1 0 n m 程度にしたものである。

このため、MESFET46の構成においても式(1)、式(2)、式(3)の関係が満足されている。

このMESFET46においては、電子供給層48に使用したIn0.52A10.48Pは、In0.5Ga0.5Pと同様にDXセンターがないので、電子の供給が安定し動作時の不安定性がない。したがって信頼性の高い電界効果トランジスタを構成することができる。

[0027]

実施の形態2.

図7はこの発明の一実施の形態に係る電界効果トランジスタの断面図である。

図 7 において、MESFET 5 0 が図 1 のMESFET 1 0 と相違するところは、MESFET 5 0 がMESFET 1 0 の半導体積層構造 2 0 のチャンネル層 1 8 の上にさらに第 4 化合物半導体層としての n - A 1 G a A s 層 5 2 を加えて半導体積層構造 2 0 としたものである。

このn-AlGaAs層52は必ずしもn導電型である必要はなくノンドープのAlGaAs層でもかまわない。

そしてゲート電極22はn-AlGaAs層52の表面上にショットキ接合さ

れている。ソース電極26及びドレイン電極28は、n-AlGaAs層52の表面に配設されたこのコンタクト層24上にゲート電極の両側に対向して配設され、コンタクト層24の表面上にオーミック接合されている。

[0028]

このMESFET50の製造方法の大略はMESFET10と同じであるが、 半導体積層構造20を形成するときに、チャンネル層18としてのn-GaAs層の上にさらにn-AlGaAs層52を形成する。そしてコンタクト層24の エッチングに際しては、n-AlGaAs層52をエッチングストッパ層として 使用することが相違している。

図8はこの発明の一実施の形態に係る電界効果トランジスタの半導体積層構造における電子濃度分布のグラフである。

[0029]

この実施の形態のMESFET50においても実施の形態1のMESFET10と、バッファ層14、電子供給層16、及びチャンネル層18の構成は同じであるので、電子供給層16との界面近傍においてチャンネル層18の電子濃度が高くなることは同様である。この部分が図8のグラフにおいて円で囲んだA部である。

したがってこのMESFET50においては、実施の形態1のMESFET10が有する効果と同じ効果を有している。さらにゲート電極22がn-AlGaAs層52に配設されているために、ゲート電極22がチャンネル層18のn-GaAs層に配設されている場合に比べてショットキバリアが高くなる。延いては逆方向耐圧の高い電界効果トランジスタを構成することができる。

[0030]

以上の説明において、n型のドーピング不純物としてSiを使用しているが、 このほかにSeなどでも良い。

またチャンネル層にリセス構造を有しない電界効果トランジスタについて説明 したが、リセス構造を有する電界効果トランジスタなど他の型式の電界効果トランジスタにおいても同様の効果を有する。

[0031]

【発明の効果】

この発明に係る電界効果トランジスタは以上に説明したような構成を備えているので、以下のような効果を有する。

この発明に係る電界効果トランジスタにおいては、半絶縁性の半導体基板と、この半導体基板上に配設された半導体層構造であって、半導体基板上にこの半導体基板側から順次配設されたノンドープの第1化合物半導体層、1×10¹⁷ cm⁻³から1×10¹⁸ cm⁻³の不純物ドーピング濃度と1nmから10nmの層厚みとを有するとともに第1化合物半導体層の伝導帯下端のエネルギーレベル以下の伝導帯下端のエネルギーレベルを有するn型の第2化合物半導体層、および第2化合物半導体層の伝導帯下端のエネルギーレベル未満の伝導帯下端のエネルギーレベルを有するn型の第3化合物半導体層を有した半導体層構造と、この半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたゲート電極、このゲート電極を介して互いに対向し半導体層構造上に配設されたソース電極及びドレイン電極と、を備えたもので、この構成により第2化合物半導体層が完全に空乏化され、第2化合物半導体層の電子が第2化合物半導体層と第3化合物半導体層との界面近傍であって第3化合物半導体層側に拡散し、第3化合物半導体層における第2化合物半導体層との界面近傍の電子濃度分布が高くなる。

[0032]

このため負電圧のゲートバイアスの絶対値が大きくなってピンチオフ近傍のバイアス電圧の領域においても、相互コンダクタンス(gm)の線形性の劣化が抑制され、またドレインコンダクタンス(gd)の良好な値を得ることができる。

延いては電子供給層をバッファ層とチャンネル層との間に介在させるという簡単な構成で、増幅特性がよく歪みの少ない高出力増幅器を安価に提供することができる。

【図面の簡単な説明】


- 【図1】 この発明の一実施の形態に係る電界効果トランジスタの断面図である。
- 【図2】 この発明の一実施の形態に係る電界効果トランジスタの半導体積 層構造における電子濃度分布のグラフである。

- 【図3】 この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
- 【図4】 この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
- 【図5】 この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
- 【図6】 この発明に係る一実施の形態の一変形例である電界効果トランジスタの断面図である。
- 【図7】 この発明の一実施の形態に係る電界効果トランジスタの断面図である。
- 【図·8】 この発明の一実施の形態に係る電界効果トランジスタの半導体積 層構造における電子濃度分布のグラフである。


【符号の説明】

- 12 GaAs基板、 20 半導体積層構造、 14 バッファ層、
- 16電子供給層、18チャンネル層、22ゲート電極、26ソース電極、28ドレイン電極、52n-AlGaAs層。


【書類名】 図面 【図1】




【図2】



【図3】














図6】



【図7】







要約書

【要約】

【課題】 ピンチオフ近傍となるゲートバイアスの範囲において、MESFET の相互コンダクタンス(gm)の線形性の劣化や、ドレインコンダクタンス(g d) の劣化を抑制する。

【解決手段】 半絶縁性のGaAs基板12上に、GaAs基板12側から順次 i-AlGaAsバッファ層14、1×10¹⁷cm⁻³から1×10¹⁸cm - 3 の不純物ドーピング濃度と 1 n m から 1 0 n m の層厚みとを有する n - A 1 GaAs電子供給層16、およびn-GaAsチャンネル層18を有する半導体 層構造20を配設し、このn-GaAsチャンネル層18の上にゲート電極22 を設け、このゲート電極22を介して互いに対向するソース電極26及びドレイ ン電極28を備えたMESFETを構成する。

【選択図】 図1

特願2003-121386

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社